Er det ikke rimelig å anta at hver enhet inneholder flere chipper (flere asics) ? Jeg kan lite om Asics, men det høres vel logisk ut ?
Jeg vil også anta det. Ytelsen burde stige lineært med antall ASIC kretser i mineren, så det er nok det som kommer til å skille produktene i en familie av miners.
Men selv om det er f.eks. 20-30 ASIC'er i hver boks så er det fortsatt et lavt volum i ASIC sammenheng. I de andre trådenen kommer det fram at de selger en over-priset FPGA prototype. Det er mulig at de vil bruke inntektene fra denne til å betale NRE kostnadene for ASIC'en. En annen mulighet er at de bruker gammel ASIC teknologi hvor NRE kostnadene er lavere, men ytelsen er lavere og strømforbruket høyere.