Для тех, кто в танке.
Проектирование асиков и проектов для FPGA ведется одним и тем же (или сходным) инструментарием и на одних и тех же языках программирования (описания аппаратуры).
Проектирование асиков и проектов для FPGA ведется одним и тем же (или сходным) инструментарием и на одних и тех же языках программирования (описания аппаратуры).
можно подумать что я этого не знал...
Именно поэтому, на стадии проектирования "по барабану", куда это ляжет. Так что если у кого-то есть понимание "правильной реализации алгоритма", то это понимание никоим боком не зависит от платформы.
Кроме того, утверждение о том что "идиоты загнали параллельный алгоритм, а нужно было последовательный" само по себе идиотизм! Аргументируйте свои слова!
Много лет пишу параллельные конвеерные алгоритмы для FPGA и впервые сталкиваюсь с такой удивительной точкой зрения...
Кроме того, утверждение о том что "идиоты загнали параллельный алгоритм, а нужно было последовательный" само по себе идиотизм! Аргументируйте свои слова!
Много лет пишу параллельные конвеерные алгоритмы для FPGA и впервые сталкиваюсь с такой удивительной точкой зрения...
если вы думаете, что компилятор сам развернет параллельную(да еще и оптимизированную под 32-бит CPU!) форму
с константами в последовательную - то должен вас огорчить - компилятор не настолько умный.
Максиум что он может - небольшую оптимизацию, но подходы и принципы проекта менять не будет никогда.
(да я думаю вам бы самому это сильно не понравилось, начни он настолько умничать)
PS ему фактически придеться реализовать нафиг не нужный 32-битный микропроцессор,
если на вход подать SHA в той форме где он дан в виде оптимизированного алгоритма с константами.
